Modelsim可以用Verilog语言编写testbench来测试VHDL语言编写的源程序么？
1个回答
展开全部
现在的主流仿真器（vcs, nc, modelsim）都支持混合仿真
用modelsim进行混合仿真只有编译命令有区别（vcom编译.vhd vlog编译.v） 其它都一样
用modelsim进行混合仿真只有编译命令有区别（vcom编译.vhd vlog编译.v） 其它都一样
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
