Question

verilog语言与C语言的区别？

Answer 1

Verilog和C之间的区别

1、定义：

Verilog是用于模拟电子系统的硬件描述语言（HDL），而C是允许结构化编程的通用编程语

言。因此，这是Verilog和C之间的主要区别。

2、文件扩展名：

文件扩展名是Verilog和C之间的另一个区别.Verilog文件具有.v或.vh文件扩展名，而C文件具

有.c文件扩展名。

3、用法

Verilog有助于设计和描述数字系统，而C有助于构建操作系统，数据库，编译器，解释器，网

络驱动程序等。

Verilog是一种硬件描述语言（HDL），有助于描述网络交换机，微处理器，触发器等数字系

统。因此，可以使用该语言描述数字系统的硬件。

C是一种支持结构化编程的高级通用编程语言。C语言的开发人员是Dennis Ritchie。它是许多

编程语言的基础，如Python，Java等。程序员可以很容易地理解C程序，但计算机不理解它

们。因此，编译器将C源代码转换为等效的机器代码。计算机了解此机器代码，并执行程序中

定义的任务。C程序的执行速度比基于解释器的编程语言（如PHP，Python等）更快。

Answer 2

1、verilog是硬件描述语言，FPGA或者CPLD之后，会生成电路，所以叫硬件描述语言，且是并行运行的，并行处理；c语言是软件语言，下载到CPU之后，还是软件，而不会根据你的代码生成相应的硬件电路，且是串行处理。

2、FPGA重点不在于语言的学习而在于并行思想的理解和时序分析，在这些会了之后就是算法了。

Answer 3

verilog语言是设计硬件电路的，硬件电路一个特点就是并行，而C语言是串行执行的，这就是最大的区别。verilog语言最后都要转换为实际的电路的；而C语言最终转化为二进制码。

Answer 4

verilog是硬件描述语言，在你下载进FPGA或者CPLD之后，会生成电路，所以叫硬件描述语言，且是并行运行的，并行处理；c语言是软件语言，下载到CPU之后，还是软件，而不会根据你的代码生成相应的硬件电路，且是串行处理。

Answer 5

一个老 一个更老

追问

66666