在verilog语言中，如果always后面没有跟条件，就这样 always begin 。。。 end 这样的是什么意思？？能否
在verilog语言中，如果always后面没有跟条件，就这样alwaysbegin。。。end这样的是什么意思？？能否综合？？？...
在verilog语言中，如果always后面没有跟条件，就这样 always begin 。。。 end 这样的是什么意思？？能否综合？？？
展开
4个回答
展开全部
这样的意思一般用在testbench中 这种意思是永远执行的意思 用来产生仿真激励信号~ 一般这样的语句是不可综合的~
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
意思是代码还没有写完。
并不是所有符合Verilog语法的代码都可综合，能综合的只是verilog的一个子集。
并不是所有符合Verilog语法的代码都可综合，能综合的只是verilog的一个子集。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
always后面必须要跟条件
否则应该不能通过编译。一般写法是
always@() 括号里面是触发条件
否则应该不能通过编译。一般写法是
always@() 括号里面是触发条件
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
我今天遇到了，即使在testbench中也不能起作用，相当于没有激励。可以always@（*）
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
