Question

请教下verilog设计高手，我编写的顶层调用模块程序分析成功后也能产生模块，但是编译时却有错误：Error (12

Error (12049): Can't compile duplicate declarations of entity "show" into library "work"
Error (12180): Instance could be entity "show" in file show.v
Error (12180): Instance could be entity "show" in file show.bdf
请问是什么原因呢？
module control(inclk0,q,hs,vs);
input inclk0;
output hs,vs;
output[2:0]q;
wire a1,b1;
wire [13:0]d1;
div u1(inclk0,a1);
imagectrl u2(a1,d1[13:0],hs,vs,b1);
img_rom u3(d1[13:0],inclk0,b1,q);
endmodule
这是我顶层设计的调用程序，编译可以成功，但是为什么不能出现img_rom里面存储的数据呢，而且a1,b1，d1，在波形图里也会出现，是不是我编写程序有误？

Answer 1

建议换调用方式的语法，
很可能是img_rom u3(d1[13:0],inclk0,b1,q);的顺序有问题，
推测应该为img_rom u3(inclk0, b1, d1[13:0], q);；
建议（举例）
img_rom
u3(
.clk(inclk0),
.wr_en(b1),
.data_in(d1),
.data_out(q)
);

以同样的方式进行模块调用就不会出错了。

追问

这两天我发现这个用原理图仿真也是可以的，但是中间一个模块仿真的时候用maxplus波形可以，为什么用quartus和modelsim结合仿真输出的都是直线呢？帮帮忙。。。最近在做设计，都研究不出来

Answer 2

字面上意思是说重复声明了“show”实体，你自己检查一下看是不是。