Verilog Modelsim 程序问题——1位全加器
源文件moduleadder(sum,co,cin,x,y);inputx,y,cin;outputsum,co;assign{co,sum}=x+y+cin;endmo...
源文件
module adder(sum,co,cin,x,y);
input x,y,cin;
output sum,co;
assign {co,sum}=x+y+cin;
endmodule
测试文件
`timescale 1ns/10ps
module adder_test;
reg x,y,cin;
wire sum,co;
initial
begin
x=0;y=0;cin=0;
#100 x=1;y=0;cin=0;
#100 x=0;y=1;cin=0;
#100 x=1;y=1;cin=0;
#100 x=0;y=0;cin=1;
#100 x=1;y=0;cin=1;
#100 x=0;y=1;cin=1;
#100 x=1;y=1;cin=1;
end
endmodule
最后的波形里面的结果问什么一直是高阻 没有结果？程序哪错了？ 展开
module adder(sum,co,cin,x,y);
input x,y,cin;
output sum,co;
assign {co,sum}=x+y+cin;
endmodule
测试文件
`timescale 1ns/10ps
module adder_test;
reg x,y,cin;
wire sum,co;
initial
begin
x=0;y=0;cin=0;
#100 x=1;y=0;cin=0;
#100 x=0;y=1;cin=0;
#100 x=1;y=1;cin=0;
#100 x=0;y=0;cin=1;
#100 x=1;y=0;cin=1;
#100 x=0;y=1;cin=1;
#100 x=1;y=1;cin=1;
end
endmodule
最后的波形里面的结果问什么一直是高阻 没有结果？程序哪错了？ 展开
3个回答
展开全部
你的激励文件跟你的源文件完全没有关联，结果必然是这样
本回答被提问者采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
单片机，即单片微控制器，也称为单片微型计算机，是将中央处理器（CPU）、存储器（ROM，RAM）、输入/输出接口和其他功能部件集成在一块 在一个小块的集成电路上，从而实现对整个电路或系统的数字式控制。单片机不是完成某一个逻辑功能的芯片，而是...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
展开全部
仿真时间不够长，在激励文件最后添加：
#10000
$stop;
试一试。
#10000
$stop;
试一试。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
