verilog8位并行输入串行输出移位寄存器程序
展开全部
input clk;
input rst;
input [7:0] data_in;
output [7:0] data_out;
reg [7:0] data;
wire data_out;
always @ (posedge clk or negedge rst)
if (~rst)
data <= data_in;
else
data <= data<<1; // 此处先移高位，后低位； 如果先低后高改为：data <= data>>1;
assign data_out = data[7]; // 此处先移高位，后低位； 如果先低后高改为：data[0]
input rst;
input [7:0] data_in;
output [7:0] data_out;
reg [7:0] data;
wire data_out;
always @ (posedge clk or negedge rst)
if (~rst)
data <= data_in;
else
data <= data<<1; // 此处先移高位，后低位； 如果先低后高改为：data <= data>>1;
assign data_out = data[7]; // 此处先移高位，后低位； 如果先低后高改为：data[0]
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
