Question

用vhdl设计简单时钟

设计要求：

1、 具有时钟的时、分、秒计数功能；

2、 时分秒采用字符型LCD显示；

3、 具有对时、分时间调整功能，采用两个按键实现。

4、 设计中时钟输入采用验证电路板上的50MHz作为基准；

5、 程序设计尽可能考虑模块化、参数化设计思想，并遵循基本的格式规范，添加适当的注释及文档说明；

6、 采用模块化设计方式，底层模块必须进行功能仿

Answer 1

说一下我的想法，希望能给你提示：
需要几个模块吧，数码管显示模块、计数模块、控制模块。每个模块分别画图，生成顶成文件后再连接在一起。好久没碰vhdl了，以前实验课做过一个16进制的计数器，原理应该差不多，不过现在让我做是做不出来了 ，但是可以提供数码管显示部分的原理图

追问

能把图发个给我吗，谢谢诶

追答

软件被我卸载了，图打不开，工程还有。如果你要的话给我邮箱，我给你发过去

Answer 2

http://wenku.baidu.com/view/1f74c8a00029bd64783e2cad.html供你参考，这个时钟设计不知被多少人做过了，网上代码多的是，一模一样我不敢说，但是稍作改动都可以用的，ps:还是自己尝试着去写。。。

Answer 3

有一两支没冻住，