verilog中reg[31:0] instruction,segment_area[255:0];是什么意思？
是定义存储器吗？那怎么会有instruction,segment_area两个啊？是什么东西？...
是定义存储器吗？那怎么会有 instruction,segment_area两个啊？是什么东西？
展开
展开全部
同时定义2个是可以的，他是定义2个2维数组，verilog中是没有2维数组的，实质就是定义了2个存储器，长度是256，位宽是32。恩，应该是这样的。有什么不懂的还可以再问我
已赞过
已踩过<
你对这个回答的评价是？
聚保华泰
2024-10-21 广告
商业综合责任险（Commercial General Liability, CGL）是我们聚保华泰保险为众多企业客户提供的核心保障之一。它旨在覆盖企业在日常运营中可能因意外事故、疏忽或过失导致的第三方人身伤害、财产损失而面临的法律责任及赔偿...
点击进入详情页
本回答由聚保华泰提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
