Question

verilog中reg[31:0] instruction,segment_area[255:0];是什么意思？

是定义存储器吗？那怎么会有 instruction,segment_area两个啊？是什么东西？

Answer 1

同时定义2个是可以的，他是定义2个2维数组，verilog中是没有2维数组的，实质就是定义了2个存储器，长度是256，位宽是32。恩，应该是这样的。有什么不懂的还可以再问我