VHDL描述下降沿有几种写法,都怎么写的

 我来答
lyllc007
2012-07-16 · TA获得超过528个赞
知道小有建树答主
回答量:217
采纳率:100%
帮助的人:252万
展开全部
应该有2种
一种是clock'event and clock = '1'
第二种是falling_edge(clock)
python网络爬虫技术
2018-01-15
知道答主
回答量:1
采纳率:0%
帮助的人:900
引用lyllc007的回答:
应该有2种
一种是clock'event and clock = '1'
第二种是falling_edge(clock)
展开全部
应该有2种
一种是clock'event and clock = '0'
第二种是falling_edge(clock)
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
天之痕star
2012-07-17
知道答主
回答量:36
采纳率:0%
帮助的人:18.1万
展开全部
用negedge表示下降沿
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 2条折叠回答
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式