VHDL描述下降沿有几种写法,都怎么写的
引用lyllc007的回答:
应该有2种
一种是clock'event and clock = '1'
第二种是falling_edge(clock)
应该有2种
一种是clock'event and clock = '1'
第二种是falling_edge(clock)
展开全部
应该有2种
一种是clock'event and clock = '0'
第二种是falling_edge(clock)
一种是clock'event and clock = '0'
第二种是falling_edge(clock)
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
用negedge表示下降沿
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询