Question

我用Verilog实现滤波器,其系数是小数怎么办,怎么转化成整数，而且不影响输出结果。

Answer 1

既然是滤波器，那就有输入信号，你可以根据你输入信号的格式来定你系数的格式。
比如数据是24位的，那就可以最高位表示整数，其余23位表示小数，这种叫做1.23格式；
你的系数也是同样的道理，定义个格式，几位代表整数，几位代表小数
格式定下来之后要确定乘法完成后的高位与低位的截断，1.23X1.23格式得到2.46格式，
截断最高位，截断低23位，依然得到一个1.23格式的数据。

Answer 2

如果是固定系数的滤波器，需要根据系数和输入数据的性质进行计算。
如果输入时整数，而系数是小数的话，可以通过移位计算。
比如系数是 1.5，则二进制为 11，得到的结果也有相应的整数位和小数位构成。
当然实际的实现要复杂些，补码、溢出、乘法的延迟都是要考虑的。