Question

FPGA 2分频问题，管教输出信号，占空比不对。请教是什么问题

我板子是SPARTAN-3E XC3S250E，50MHZ系统时钟。我想2分频得到25MHZ的时钟然后通过管教输出。但是不论我是用技术器分频还是DCM分频。通过逻辑分析仪观察到管教输出的波形，总是一阵子是50%占空比的25M，一会占空比是70%的波形，不知道是哪里除了问题导致这个结果。

我担心是晶振的问题，所以我又观察了系统时钟的波形，发现是对的，没有任何问题。

这个波形明显占空比就是不对的。
我说错了，是一会50%，一会25%占空比。

Answer 1

应该是分频方式有问题，或者是分频后赋值有问题，如果你语句里写 clk<=~clk;是50%的，如果写clk<=0或者1具体值的时候可能会发生你贴出图的那种情况，可以试着改一下

Answer 2

这个不是25%的占空比吗，而且还是50MHZ的信号，做个T触发器不就可以分了嘛

追问

嗯，是我说错了。各种方法我都试了，但是怎么测都这样，一会正常50%占空比，一会25%。不知道是哪出了问题。

Answer 3

很有可能是逻辑分析仪的触发频率不够，导致采样出问题。楼主可以看看逻辑分析仪是否设置错误，提供一种思路，祝好~

Answer 4

肯定还是实现方法的问题，二分频直接用沿触发事件就可以啦

追问

都试了。不好使呢。。

追答

相关代码和硬件连接贴出来，不然就具体描述下

Answer 5

建议贴代码上来，应该是你的思路有错误，不然DCM不会分频分错的

Answer 6

逻辑分析仪采样率是多少？怎么感觉好像是采样的问题