VHDL中数组中的变量用a(i)表示可以不？i是一个信号 我来答 可选中1个或多个下面的关键词，搜索相关资料。也可直接点“搜索资料”搜索整个问题。 信号 vhdl 数组 变量 搜索资料 1个回答 #热议# 生活中有哪些实用的心理学知识？ kyo4749 2012-11-23 · TA获得超过433个赞 知道小有建树答主 回答量：294 采纳率：100% 帮助的人：187万 我也去答题访问个人页 关注 展开全部 a(conv_integer(i))记得USE IEEE.STD_LOGIC_ARITH.ALL； 本回答被提问者采纳 已赞过 已踩过< 你对这个回答的评价是？ 评论 收起 推荐律师服务： 若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询 其他类似问题 2010-11-12 vhdl 数组 变量 4 2011-09-07 VHDL中信号与变量的区别+比较 32 2017-11-28 VHDL信号与变量区别 33 2016-04-23 VHDL为什么要变量,直接用信号不好吗? 14 2006-12-04 VHDL中信号和变量的区别 3 2017-09-01 VHDL中数组的定义和使用？ 112 2009-05-26 VHDL信号与变量的赋值比较 3 2011-01-14 VHDL中如何使用数组 20 为你推荐：
