为什么用modelsim6.5进行FPGA的时序仿真，会出现如下情况
4个回答
展开全部
这应该是后仿（门级仿真）的波形，这是组合电路中各个信号的延迟不一致，这总共有5个数据线，数据到来时候不一致产生的毛刺现象，是正常波形！如果是前仿的话就是你代码的问题。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
意法半导体(中国)投资有限公司
2023-06-12 广告
STM32F103C8T6是一款基于ARM Cortex-M3内核的微控制器，具有以下基本参数：1. 工作频率：72MHz2. 外部时钟：最高可达120MHz3. 存储器容量：64K bytes4. 数据总线宽度：32位5. 输入/输出端口...
点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
展开全部
时序不满足之类的
你这图信号名字都没有，想猜都没有办法猜
打个比方，竞争现象在功能仿真时也是看不到的
你这图信号名字都没有，想猜都没有办法猜
打个比方，竞争现象在功能仿真时也是看不到的
来自：求助得到的回答
本回答被网友采纳
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
这个应该是你程序问题吧。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
问题描述不清楚
追问
就是在图中红色的地方，功能仿真是没有的，但时序仿真就出现了，这我不明白
追答
那查一下这个地方的时序问题。看是否有时序不满足或跨时钟域没处理好等问题。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（2）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
