FPGA编写Verilog HDL语言时的管脚定义问题

（1）NET"W_R"LOC="T20"；（2）NET"W_R"LOC=T20；两句定义中后面的管脚存在双引号的差异，二者到底有什么区别，分别在什么情况下使用？... （1）NET "W_R" LOC = "T20"；
（2）NET "W_R" LOC = T20；
两句定义中后面的管脚存在双引号的差异，二者到底有什么区别，分别在什么情况下使用？展开

 我来答

1个回答

#热议# 为什么说不要把裤子提到肚脐眼？

来自度假村占尽风流的萤石
2014-05-20 · TA获得超过2260个赞

知道小有建树答主

回答量：610

采纳率：62%

帮助的人：551万

我也去答题访问个人页

关注

展开全部

你可以看一下ISE Constraints Guide里的LOC Syntax for FPGA Devices部分
第一个是verilog文件里的location约束语法
第二个是ucf文件里的location约束语法
功能上没有区别但不建议在verilog文件里使用约束

追问

我查了一下，好像说分别是端口定义和端口连线定义，不过没看太明白。我之前看的一个程序的ucf文件中同时有这两种定义方法，是不是第一种定义的意思是所定义的两个管脚可当作同一个来使用？

追答

我也见过有引号的写法 但多数都不写
在论坛中看到有个人说有没有引号都不影响（例外是保留字必须加引号）
Constraints Guide写的是
INST “instance_name” LOC=location;
按照官方的说明肯定风险最小了

你说的“两个管脚可当作同一个来使用”不对 只有一个管脚 location约束只是做了映射