Question

在Verilog HDL语言中，always @ （*） 是什么意思？

经常用到的，像always @ （posedge clk） 这样的都明白，括号里的星号代表什么呢？我有个猜想，是不是代表后续程序中出现的全部输入量。我举个例子：module half_add(s,c,a,b); input a,b; output s,c; reg s,c; always @ (*) →这里的星号 begin s=a^b; c=a&b; endendmodule原程序是always @ （a or b）这段半加器程序中的always @ （*）中的星号是不是可以代表（a or b）呢？

Answer 1

是的，这里的*号代替了本always模块里面所有的触发信号。

Answer 2

相当于while语句