Question

Verilog中“=”和“<=”的区别

Answer 1

逻辑运算符，其运算结果为1bit，不是0，就是1。 按位逻辑运算符，对操作数的每一个bit都进行相应的逻辑运算，操作数有多少bit，其运算结果就有多少bit。