Question

紧急求助，如何用FPGA进行倍频

Answer 1

　　用FPGA内部的PLL来实现，可以实现输出时钟是输入时钟的n/m倍数关系，其中n和m可以是1——256之间的整数。
　　当然任意关系无法实现，一个是FPGA本身的性能限制，第二，PLL的实现也有最小频率间隔，比这个基数更小的频率差也是无法实现的。