怎么判断下面这两个三态门的输出状态啊,不太懂,求助,谢谢
展开全部
高阻态这是一个数字电路里常见的术语,指的是电路的一种输出状态,既不是高电平也不是低电平,如果高阻态再输入下一级电路的话,对下级电路无任何影响,和没接一样,如果用万用表测的话有可能是高电平也有可能是低电平,随它后面接的东西定。
高阻态的实质:
电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。
高阻态的意义:
当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制
。
高阻态的实质:
电路分析时高阻态可做开路理解。你可以把它看作输出(输入)电阻非常大。他的极限可以认为悬空。也就是说理论上高阻态不是悬空,它是对地或对电源电阻极大的状态。而实际应用上与引脚的悬空几乎是一样的。
高阻态的意义:
当门电路的输出上拉管导通而下拉管截止时,输出为高电平;反之就是低电平;如上拉管和下拉管都截止时,输出端就相当于浮空(没有电流流动),其电平随外部电平高低而定,即该门电路放弃对输出端电路的控制
。
展开全部
门上有一个倒三角符号,表示这个门的输出状态有三种,高电平、低电平、和高阻态。
是否是高阻态只受使能端的控制,以Y5为例,当Vcc是高电平时,输出端是高电平或低电平,此时输出端的状态取决于Vih的电平。当Vcc是低电平时,输出端则是高阻态,不受Vih电平的影响。
Y6的使能端是Vcc在低电平时输出端受Vih的控制,Vcc是高电平时,输出端是高阻态。
是否是高阻态只受使能端的控制,以Y5为例,当Vcc是高电平时,输出端是高电平或低电平,此时输出端的状态取决于Vih的电平。当Vcc是低电平时,输出端则是高阻态,不受Vih电平的影响。
Y6的使能端是Vcc在低电平时输出端受Vih的控制,Vcc是高电平时,输出端是高阻态。
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
展开全部
有三态的电路很多,如很多通用逻辑电路、eprom,但三态门和逻辑功能是没有必然的联系。还是只能用三态门搭出逻辑电路?如果用eprom搭电路简单些,如用通用电路电路会复杂些。请回
已赞过
已踩过<
评论
收起
你对这个回答的评价是?
推荐律师服务:
若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询