Question

FPGA的任何一个IO引脚是不是可以作为时钟输入口啊？

我现在用ALTERA EP1C3T100C6片子，一个主时钟，另外还有3个时钟，这三个时钟是用来写入数据的，每来一个时钟沿写一个数据，这三个时钟是不是可以接任一个IO口上啊

Answer 1

理论上来说是可以的，但是使用的时候需要注意，时钟过多可以会引起相互之间的干扰，处理不好就会发生数据紊乱的现象。
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

Answer 2

理论上来说是可以的，但是使用的时候需要注意，时钟过多可以会引起相互之间的干扰，处理不好就会发生数据紊乱的现象。

Answer 3

时钟信号最好通过专用时钟引脚输入，否则容易出现问题。

Answer 4

放到专用的时钟接口上面.具体的是哪一个,请查看相应芯片的Datasheet.