verilog hdl程序设计帮忙~！

veriloghdl语言实现16进制转换成10进制啊，高手上来啊！谢谢！... verilog hdl语言实现16进制转换成10进制啊，高手上来啊！谢谢！展开

 我来答

1个回答

seagull5414
2009-05-04 · TA获得超过367个赞

知道小有建树答主

回答量：192

采纳率：0%

帮助的人：109万

关注

展开全部

很简单，只是一个译码电路就可以做到。
case（a)
0: b<=0;
.
.
.
f:b<=15;
endcase
将16进制的a转成10进制的b

已赞过 已踩过<

评论收起

AiPPT
2024-09-19 广告

随着AI技术的飞速发展，如今市面上涌现了许多实用易操作的AI生成工具1、简介：AiPPT: 这款AI工具智能理解用户输入的主题，提供“AI智能生成”和“导入本地大纲”的选项，生成的PPT内容丰富多样，可自由编辑和添加元素，图表类型包括柱状图... 点击进入详情页

本回答由AiPPT提供

推荐律师服务：若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询

其他类似问题