Verilog中想要让某个项延迟几个时钟周期，最好的办法是什么
比如说always@（posedgeclk）begina<=b;b<=c;end这种写法用来延迟两个时钟周期好不好？感觉这种方法有点笨啊...
比如说always@（posedge clk） begin
a<=b;
b<=c ;
end
这种写法用来延迟两个时钟周期好不好？感觉这种方法有点笨啊 展开
a<=b;
b<=c ;
end
这种写法用来延迟两个时钟周期好不好？感觉这种方法有点笨啊 展开
1个回答
展开全部
你这个程序可以，设计者也有这样写的。如果对输入信号c延迟N个周期，可以这样：
reg [N-1:0] b;
wire a；
always@（posedge clk） begin
b <= {b[N-1:1],c};
end
assigna = b[N-1];
reg [N-1:0] b;
wire a；
always@（posedge clk） begin
b <= {b[N-1:1],c};
end
assigna = b[N-1];
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
北京康思
2018-09-20 广告
1、基本功能。市面上的电子负载均有基本的四项功能：恒流、恒压、恒阻和恒功率（安捷伦没有恒功率）。在功能基本相同，精确度相差不大的情况下，怎么判断是否符合要求呢？CHROMA和博计的电子负载只有一套工作电路，就是恒流功能。其他功能是根据欧姆定...
点击进入详情页
本回答由北京康思提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
