Question

怎样把异步FIFO的Verilog hdl 代码中的parameter DSIZE = 8; parameter ASIZE = 4;改为宽度为16位，谢谢！

Answer 1

首先你要搞清楚你这个程序DSIZE和ASIZE或者别的参数，哪个代表宽度。光看这两个命名看不出来，deepth是深度，width是宽度。建议你把更详细的代码发上来吧

一下补充：
注意代码里这两段
parameter DATASIZE = 8; // Memory data word width
parameter ADDRSIZE = 4; // Number of memory address bits
很明显DATASIZE就是字宽了，改为16，但是ADDRSIZE并不是字的深度，而是地址的范围，一个地址代表一个数据的话，深度是256需要把ADDRSIZE改成8
所以DSIZE = 16，ASIZE = 8，DATASIZE和ADDRSIZE也得改

Answer 2

用mega wizard

Answer 3

parameter DSIZE = 16'h8; parameter ASIZE = 16'h4;