VHDL语言中std_logic表示什么含义?

初学。。。。。。。。... 初学。。。。。。。。 展开
 我来答
Bro_L
2010-10-26 · TA获得超过340个赞
知道答主
回答量:119
采纳率:0%
帮助的人:163万
展开全部
字面解释是“标准逻辑”,VHDL的一个库,包含一些数据类型和库函数,用法与作用和C语言里的头文件类似:
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;
等……
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式