VHDL语言中std_logic表示什么含义? 初学。。。。。。。。... 初学。。。。。。。。 展开 我来答 可选中1个或多个下面的关键词,搜索相关资料。也可直接点“搜索资料”搜索整个问题。 vhdl 语言 std_logic 含义 搜索资料 1个回答 #热议# 生活中有哪些实用的心理学知识? Bro_L 2010-10-26 · TA获得超过340个赞 知道答主 回答量:119 采纳率:0% 帮助的人:163万 我也去答题访问个人页 关注 展开全部 字面解释是“标准逻辑”,VHDL的一个库,包含一些数据类型和库函数,用法与作用和C语言里的头文件类似:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_ARITH.ALL;USE IEEE.STD_LOGIC_UNSIGNED.ALL;等…… 本回答由提问者推荐 已赞过 已踩过< 你对这个回答的评价是? 评论 收起 推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询 其他类似问题 2015-11-11 问:VHDL语言中M:out STD_LOGIC_VECTO... 2012-11-28 VHDL中STD_LOGIC类型+STD_LOGIC类型 是... 2011-12-04 VHDL中std_logic_vector与std_logi... 2011-08-24 &在VHDL语言中是什么意思,具体怎么用呢?谢谢 2011-03-15 in std_logic_vector(7 downto 0... 2014-04-24 VHDL语言中用CONV_INTEGER ( ):将STD_... 2014-02-19 VHDL语言里的一些概念问题 2011-12-22 vhdl语言 (DIR, GBAR : in std_log... 更多类似问题 > 为你推荐: