VHDL和Verilog HDL有什么不同
1个回答
展开全部
Verilog HDL更适合于底层（物理层）描述，VHDL则较适合于系统描述，比Verilog HDL更抽象一些。Verilog HDL更像C，VHDL更像PASCAL。所以，如果有C的基础，Verilog HDL更容易入手。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
名片
2024-10-28 广告
作为优菁科技（上海）有限公司的一员，Altair HyperWorks是我们重点代理的CAE软件套件。该软件以其全面的仿真能力、丰富的建模工具和高效的优化设计功能著称，广泛应用于汽车、航空航天、能源及电子等行业。HyperWorks通过集成...
点击进入详情页
本回答由名片提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
