Question

如何用Quartus II对用Verilog HDL语言编写的源码进行仿真 ？

我对Quartus II的界面不是很熟悉，我现在用Verilog HDL语言编写了源码，想直接通过代码生成实现逻辑功能，不知道要将这些代码放到何处生成？？？？？拜托各位大侠了
我是写好了Verilog HDL语言编写了源码，不知道那功能模块和测试模块怎么配合适用来仿真啊！看到了你曾经问到了相同的问题，我也很想知道，谢谢您！

Answer 1

O(∩_∩)O~，这个是我当时总结的，希望对你有用!
1.首先创建一个工程，再在new中新建添加verilog文本，再进行编译！
2.编译成功后，到file——create/update——create symbol Files for current
3.成功后到New——Block diagram/Schematic File——在空白处点击鼠标右键——insert——symbol——选择project
文件夹下的子文件，点OK键——再在空白处点击右键——insert——symbol——选择d:/（安装文件夹）的子文件夹
primitives下的pin文件夹选择需要的管脚——双击管脚处修改管脚名如a[7..0]——保存文件
4.建立仿真：在new中选择——打开vector waveform file ——再在View中——选择utility window——Node Finder
——点击list找出所有全部复制——关闭后粘贴——点击zoom tool ——点击鼠标右键调节试当的区间——
点击箭头之后选择要变的数值——之后点击Start simulation进行仿真编译

你自己按我写的步骤试试看，基本步骤都涵盖在我上面的总结里！！

追问

谢谢您的回答！我还想知道那个测试模块干吗用的？在Quartus中进行波形仿真是不是不用它啊？只有在借助第三方仿真工具时才用吗？又该怎么用跟？谢谢。。。。。。。。。。。

追答

你可以直接上板子，仿真是我们老师写报告时要求我们做的，很多人也都没写。直接上板子看是否成功就好！

Answer 2

如果你使用的是10.0版本的话，软件是不自带仿真器的，血药借用modelsim来仿真

HDL设计的一般步骤是：
程序输入-编译-仿真-综合-适配-下载

追问

我用的Quartu6.0，有波形仿真，但是我不知道那个测试模块干啥用的？是不是只有借助第三方仿真时采用啊？（初学者 见笑了 呵呵）

追答

仿真非常有用，它能检测所输入设计是否能达到所要设计的目标，即电路的逻辑功能是否正确，这也是电子设计自动化的优势，应该养成仿真的习惯。
我刚开始做电子设计的时候，也没有仿真的习惯，这样做很可能使所设计的电路达不到要求，或者根本不工作！还要花大量的时间对电路进行修改，这是不科学的！
当然你要是照抄程序或者电路，且能保证是正确，同时指导结果的话就不用仿真了，呵呵

Answer 3

简单点，windows装个modelsim。
复杂点，弄个虚拟机，装个linux, 再弄个vcs.