求高手指点啊！请问在VHDL语言中什么情况下使用std_logic_unsigned程序包？
3个回答
展开全部
几种常用的程序包列在了下表中。希望对你有用。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
一般情况下都带上吧，没坏处，主要用于整型和向量之间转换。加上。
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
conv_integer（变量） 转换回来是conv_std_logic_vector(变量，位数）
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
