求高手指点啊!请问在VHDL语言中什么情况下使用std_logic_unsigned程序包?

 我来答
在上蓝天
2011-06-07 · TA获得超过454个赞
知道小有建树答主
回答量:74
采纳率:50%
帮助的人:67.9万
展开全部

几种常用的程序包列在了下表中。希望对你有用。

意法半导体(中国)投资有限公司
2023-06-12 广告
单片机,即单片微控制器,也称为单片微型计算机,是将中央处理器(CPU)、存储器(ROM,RAM)、输入/输出接口和其他功能部件集成在一块 在一个小块的集成电路上,从而实现对整个电路或系统的数字式控制。单片机不是完成某一个逻辑功能的芯片,而是... 点击进入详情页
本回答由意法半导体(中国)投资有限公司提供
buley
2011-06-06 · 超过19用户采纳过TA的回答
知道答主
回答量:67
采纳率:0%
帮助的人:34.7万
展开全部
一般情况下都带上吧,没坏处,主要用于整型和向量之间转换。加上。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
km51ce6q0
2011-06-07 · TA获得超过362个赞
知道小有建树答主
回答量:579
采纳率:0%
帮助的人:319万
展开全部

conv_integer(变量) 转换回来是conv_std_logic_vector(变量,位数)
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 更多回答(1)
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式