verilog hdl全加器的问题
输入A,B，Cin是进位输入，Sum是结果输出，Cout是进位输出Sum=（A^B）^Cin；T1=A&CinT2=B&CinT3=A&BCout=（T1|T2）T3为什...
输入A,B，Cin是进位输入，Sum是结果输出，Cout是进位输出
Sum=（A^B）^Cin；
T1=A&Cin
T2=B&Cin
T3=A&B
Cout=（T1|T2）T3
为什么异或，与，或能实现全加？是怎么实现的？ 展开
Sum=（A^B）^Cin；
T1=A&Cin
T2=B&Cin
T3=A&B
Cout=（T1|T2）T3
为什么异或，与，或能实现全加？是怎么实现的？ 展开
2个回答
展开全部
根据布尔代数列出加法运算的真值表，在卡诺图归并过程中尽力往异或逻辑上凑。结果就是这样，如果看起来不一样，是可以等价转成这样的。
追问
嗯知道了，那请问为什么进位输出cout是由三个与门和一个或门这样实现？
追答
你得动手,别干想. 你可以不用这个等式, 但只要在真值表层面是一样的, 就是完全可以相互转换的. 可以自己推导试试.
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
福州大禹电子科技
2024-12-16 广告
福州大禹电子科技有限公司成立于2008年自创办以来，专注超声产品的研发和产业化，始终坚持技术创新是企业发展动力的理念，运用最基础的物理声学原理，攻克了一系列卡脖子难题，成功打破了国外垄断，把超声技术运用到了工控、水利、市政、环保、医疗，海洋...
点击进入详情页
本回答由福州大禹电子科技提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
