verilog hdl语言中.a(d0)是什么意思

 我来答
百度网友e301c72
2012-09-02 · TA获得超过1474个赞
知道小有建树答主
回答量:564
采纳率:100%
帮助的人:545万
展开全部
这是调用模块时用到的
定义的wire型d0连到了这个模块的接口a上
本回答被提问者采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
天方岳谈
2012-09-04 · 超过16用户采纳过TA的回答
知道答主
回答量:54
采纳率:0%
帮助的人:37.6万
展开全部
将d0以端口a来例化。
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
天涯过客css
2012-09-04
知道答主
回答量:41
采纳率:0%
帮助的人:18.4万
展开全部
这是模块之间接口连接
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 更多回答(1)
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式