Error (10170): Verilog HDL syntax error at fenpin.v(1) near text ";"; expect

 我来答
幽灵夜雨
推荐于2018-03-05
知道答主
回答量:66
采纳率:100%
帮助的人:14.2万
展开全部
你的verilog代码中的;号是中文的,改成英文的就行了
穆繁
2012-09-21 · TA获得超过133个赞
知道答主
回答量:57
采纳率:0%
帮助的人:58.4万
展开全部
不贴程序没法看
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
匿名用户
2015-07-22
展开全部
Error (10170): Verilog HDL syntax error at main.v(1) near text ";"; expecting ".", or an identifier, or "*", or "/"这错误的原因
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
织霉猪
2012-09-21 · 超过39用户采纳过TA的回答
知道小有建树答主
回答量:105
采纳率:0%
帮助的人:86.2万
展开全部
把程序贴出来!或者再看看!语法出错了!看看哪个地方多了个分号或者少个个东西
本回答被网友采纳
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
洁之殇殇
2012-09-22 · TA获得超过909个赞
知道小有建树答主
回答量:556
采纳率:0%
帮助的人:248万
展开全部
这应该是多打了一个分号吧 贴上代码
已赞过 已踩过<
你对这个回答的评价是?
评论 收起
收起 2条折叠回答
收起 更多回答(3)
推荐律师服务: 若未解决您的问题,请您详细描述您的问题,通过百度律临进行免费专业咨询

为你推荐:

下载百度知道APP,抢鲜体验
使用百度知道APP,立即抢鲜体验。你的手机镜头里或许有别人想知道的答案。
扫描二维码下载
×

类别

我们会通过消息、邮箱等方式尽快将举报结果通知您。

说明

0/200

提交
取消

辅 助

模 式