Question

如何对同一个时钟的上升沿和下降沿同时计数（vhdl）

Answer 1

　　可以这样实现：
　　1、调用lcell，然后将器件lcell输入和输出信号做 xor运算，就可以实现。
　　2、这里lcell实现信号延时，当然如果信号频率不高的情况下可以用一高频率信号做指定时间延时以达到指定脉冲宽度。

Answer 2

VHDL不存在这种方式，如果这种方式存在，不就相当于你的系统时钟加倍了吗？

追问

呃 亲 可能我的表述不是很准确 。举个例子吧：选取一个计数量D（整形）对一个时钟脉冲计数，当第一个上升沿来时计数D=1；下降沿来时D=2；上升沿来时计数D=3；下降沿来时D=4；上升沿来时计数D=5；下降沿来时D=6.......即：D<=D+1。能否解决！？拜求答案！！！！

追答

看到晚了，不好意思，LS的做法是个不错的办法。

Answer 3

PROCESS (clock)
IF (clock’EVENT AND clock ='1' ) THEN --上升沿
D <= D+ 1;
ELSIF(clock’EVENT AND clock ='0' ) THEN --下降沿
D <= D + 1;
END IF ;
END PROCESS;
希望能帮到你