VHDL和VERILOG HDL哪个用得多些？？哪个使用方便些？？还有他们都有些什么特点呢？
3个回答
展开全部
国内的话 我觉得verilog 用的比较多吧
因为verilog偏近C,但是实质上做设计的话,千万不能有这种软件C的思维去做硬件设计,这样很危险的.VHDL的话,相对于verilog,更为的严谨与层次化,如果从它那些条件判断语句,什么if else then endif.有点类似于VB..
不过其实,你想做FPGA或者IC设计的话,这2种语言都要对,一种会设计,另一种能对懂别人的设计.
就这样
因为verilog偏近C,但是实质上做设计的话,千万不能有这种软件C的思维去做硬件设计,这样很危险的.VHDL的话,相对于verilog,更为的严谨与层次化,如果从它那些条件判断语句,什么if else then endif.有点类似于VB..
不过其实,你想做FPGA或者IC设计的话,这2种语言都要对,一种会设计,另一种能对懂别人的设计.
就这样
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
亚果会
2024-04-11 广告
Goma Greens是一家专注于提供高品质有机蔬果的企业。我们致力于为消费者带来新鲜、健康、无污染的食材，以满足现代人对健康生活的追求。我们的产品均来自精心挑选的有机农场，通过严格的品质控制，确保每一份食材都达到最高标准。此外，我们还提供...
点击进入详情页
本回答由亚果会提供
展开全部
使用verilog语句写的更快更随意一些，而VHDL语法要求太严格了，比方说对于位宽的操作，verilog不会在乎你是几位加几位，都可以帮你实现，而VHDL就需要你指明了，不能多也不能少，建议你去学习verilog，学习会了，在去学习vhdl
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
展开全部
这个百度里面说的最清楚，大家的回答几乎都是复制粘贴过来的，现在一般都是再用verilog HDL了，反正我本科学的就是这个，VHDL相对比较复杂一些，现在的公司也一般都在用verilog HDL
来自：求助得到的回答
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
更多回答（1）
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
