Question

fpga中时钟问题，ep2c20f256c6引脚clk和dpclk的区别

Answer 1

　　Positive、negative指的是差分时钟。单端时钟接在那个上面都可以。 作为普通输入接口没有需要特别考虑的。