Question

FPGA中clk时钟信号的作用？它与什么有关？

Answer 1

clk信号是整个系统工作频率的起源，系统的工作是在系统时钟的节拍下，一步一步地有节奏地工作，每个模块工作节拍的产生，都来源于clk信号。如果将系统各个模块的时钟节拍（可能频率各不相同）看成是一棵树的不同节点的话，clk信号就是这棵时钟树的“根”。