Question

Verilog程序怎么运行

程序如图，我就想试试display的用法，但是编译好的程序却不知道怎么运行，也不知道在哪看结果，modelsim会和C一样跳出个黑框框吗？

Answer 1

建立一个 modelsim 的工程。
将你的 RTL 文件加入到工程。
然后compile 这个文件。
再在simulatie里面运行仿真。

追问

# ** Error: E:/FPGA lab/lab2_displayfun/display.v(6): (vopt-2122) Invalid format specification '% '.
这是错哪了？我照着书上打的啊