QuartusIi软件，整体代码都是用VHDL语言写的，但是现在有一个模块是用verilog写的。
如何在VHDL中例化这个verilog模块？已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。...
如何在VHDL中例化这个verilog模块？
已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。 展开
已搞定，直接在VHDL中声明例化即可，和对VHDL模块的操作相同。 展开
1个回答
展开全部
例化 或者 bdf那样 ）原理图形式做也可以的
本回答由提问者推荐
已赞过
已踩过<
评论
收起
你对这个回答的评价是？
AiPPT
2024-09-19 广告
随着AI技术的飞速发展，如今市面上涌现了许多实用易操作的AI生成工具1、简介：AiPPT: 这款AI工具智能理解用户输入的主题，提供“AI智能生成”和“导入本地大纲”的选项，生成的PPT内容丰富多样，可自由编辑和添加元素，图表类型包括柱状图...
点击进入详情页
本回答由AiPPT提供
推荐律师服务：
若未解决您的问题，请您详细描述您的问题，通过百度律临进行免费专业咨询
